Samsung ya fabrica chips en tres nanómetros: prometen un 23% más de rendimiento y casi el doble de eficiencia

Movimiento interesante el que acaba de comunicar Samsung. La compañía surcoreana ha anunciado que ya ha comenzado la producción de inicial de su nodo de tres nanómetros. Lo ha hecho aplicando una arquitectura de procesadores conocida como GAA (Gate-All-Around) y una tecnología propietaria bautizada como MBCFET.

De acuerdo a la firma, esta proceso de tres nanómetros de primera generación puede reducir el consumo de energía en "hasta un 45%", mejorar el rendimiento "en un 23%" y reducir el área "en un 16%" en comparación con el proceso de cinco nanómetros. El de segunda generación irá más allá, aseguran, consumiendo un 50% menos, mejorando el rendimiento un 30 y reduciendo el área un 35%.

Samsung da el salto a los tres nanómetros

Para lograr este hito, Samsung ha optado por Multi-Bridge-Channel FET (MBCFET), una tecnología GAA (Gate-All-Around) de Samsung que ha sido implementa "por primera vez en la historia" y que, según Samsung, "desafía las limitaciones de rendimiento de FinFET".

Esta tecnología utiliza nanoplacas con canales más anchos en lugar de nanohilos con canales más estrechos. Esto, explican desde Samsung, permite un mayor rendimiento y eficiencia. Gracias a esta tecnología GAA de tres nanómetros, Samsung será capaz de modificar la anchura de los canales de la plancha para ajustar el consumo de energía y rendimiento según las necesidades de los clientes.

Yendo a lo más técnico, Samsung no solo ha hecho los transistores más pequeños, sino que ha cambiado la estructura de los mismos. En un transistor, la corriente fluye a través de la superficie de unión entre la puerta y el silicio. Esto es lo que se conoce como canal.

Lo que Samsung ha hecho ha sido aumentar el ancho del canal y el número de lados. Tal y como vemos en la figura superior, la tecnología GAA usa nanohilos apilados unos encima de los otros. MBCFET (la tecnología propietaria de Samsung) es similar, pero en lugar de hilos usa nanoplacas más anchas. Eso permite que fluya una mayor cantidad de corriente en un transistor con similar área horizontal.

De acuerdo a Samsung, MBCFET tiene un menor voltaje de operación (el voltaje requerido para la operación de un transistor) y permite la personalización hasta cierto punto del diseño, pudiéndose aumentar o disminuir el ancho del canal. Una propuesta interesante, sin duda, que veremos implementada más adelante.

Y es que desde Samsung afirman haber iniciado la aplicación de este transistor de nanoplacas en "semiconductores para aplicaciones de alto rendimiento y bajo consumo". No obstante, tiene "previsto ampliarla a los procesadores móviles", por lo que no sería raro que, más pronto que tarde, viésemos un Exynos usando esta tecnología.

Esta implementación no es estrictamente nueva, en tanto que es la que TSMC pretende usar para sus futuros chips de dos nanómetros, los cuales veremos en 2025. El planteamiento es prácticamente igual y TSMC promete un 30% menos de consumo que con N3E (tres nanómetros).

Más información | Samsung