TSMC ha resuelto uno de sus mayores problemas: en 2024 multiplicará por tres la producción de chips de 3 nm

Su fotolitografía de 3 nm ha dado muchos quebraderos de cabeza a TSMC. Y a Samsung. Estas dos compañías han tenido durante muchos meses problemas para alcanzar el rendimiento por oblea óptimo. Necesitan que sea de al menos el 70% para asegurar su rentabilidad y atraer más clientes, aunque el valor óptimo establecido por la industria es del 90%. Pese a todo, durante meses ambas empresas han tenido dificultades para llevar el rendimiento más allá del 60%.

Además, TSMC se enfrenta a otro gran reto. Estas declaraciones de Mark Liu, el director general de esta empresa, reflejan con mucha claridad el momento tan desafiante que está atravesando su compañía: "Actualmente no podemos satisfacer el 100% de las necesidades de nuestros clientes, pero estamos haciendo lo posible para llegar al 80%. Creemos que es una circunstancia temporal. Una vez que se haya producido la expansión de nuestra capacidad de empaquetado de chips este problema se irá desvaneciendo", sostiene este ejecutivo.

Esto es lo que cree Mark Liu. Y lo vaticina debido a que es el plazo de tiempo que necesita TSMC para consolidar su nueva infraestructura de empaquetado. En esta declaración lo explica con mucha claridad: "El problema no es que haya escasez de chips para inteligencia artificial; lo que sucede es que nuestra tecnología COWOS de empaquetado avanzado de semiconductores no tiene la suficiente capacidad de producción". Según Liu la demanda de esta innovación se ha triplicado de forma súbita espoleada por el auge de los centros de datos para inteligencia artificial.

TSMC ha logrado incrementar drásticamente el rendimiento de su nodo de 3 nm

Huang Yuanguo, el director de las plantas de TSMC, ha confirmado que durante 2024 su capacidad de producción de circuitos integrados de 3 nm se triplicará, lo que ayudará a esta compañía a dar una respuesta más sólida a sus clientes. Como hemos visto, la tecnología de integración de 3 nm de primera generación, conocida como N3B, entregó un rendimiento por oblea manifiestamente mejorable. Su ciclo de vida fue relativamente corto, y estas circunstancias desfavorables propiciaron que solo Apple tuviese acceso a estos nodos litográficos.

Afortunadamente para TSMC, su segunda generación de la tecnología de integración de 3 nm, conocida como N3E, refina la litografía N3B lo necesario para que su rendimiento por oblea sea perceptiblemente más alto. De hecho, N3E prescinde de algunas de las etapas del proceso de transferencia de la litografía de ultravioleta extremo y reduce la densidad de transistores con el propósito de minimizar los costes de fabricación y mejorar el rendimiento por oblea.

TSMC inició la fabricación a gran escala de circuitos integrados en sus nodos N3E durante el cuarto trimestre de 2023. La densidad de transistores de esta litografía es equiparable a la de la tecnología de integración N5, lo que unido al incremento del rendimiento por oblea ha permitido que otros clientes de TSMC más allá de Apple puedan decantarse por esta fotolitografía.

En cualquier caso, la tecnología de 3 nm más avanzada de esta compañía se conocerá como N3P y entrará en fabricación a gran escala durante el segundo semestre de 2024. Según TSMC les permitirá incrementar el rendimiento un 4%, reducir el consumo un 9% a la misma frecuencia de reloj, y, por último, aumentar la densidad de transistores un 4%. No pinta pero que nada mal.

Imagen | TSMC

Más información | GamingDeputy

En Xataka | El Gobierno de Taiwán advierte a una TSMC en plena expansión internacional: su mejor tecnología se quedará en la isla