Los equipos de litografía de última generación son extraordinariamente complejos y sofisticados. Actualmente los más utilizados por los fabricantes de circuitos integrados para producir chips de vanguardia son las máquinas de ultravioleta profundo (UVP) y las de ultravioleta extremo (UVE). Los equipos UVE de alta apertura que ya está fabricando la compañía neerlandesa ASML son todavía más ambiciosos, pero por el momento solo Intel tiene uno en fase de pruebas en su planta de Hillsboro (EEUU).
A priori las máquinas UVP son adecuadas para fabricar semiconductores de hasta 10 nm. Y con las UVE es posible llegar hasta los 3 nm. Sin embargo, refinando los procesos involucrados en la transferencia del patrón a la oblea y recurriendo al multiple patterning es posible ir más allá de estas tecnologías de integración. Esta técnica a grandes rasgos consiste en transferir el patrón a la oblea en varias pasadas con el propósito de incrementar la resolución del proceso litográfico. Puede tener un impacto al alza en el coste de los chips y a la baja en la capacidad de producción, pero funciona.
Actualmente TSMC está sopesando la posibilidad de no comprar aún los equipos de litografía UVE de alta apertura de ASML. No al menos hasta que haya evaluado su madurez y su impacto en los costes de producción. De ser así con toda probabilidad sus ingenieros refinarán sus procesos en sus máquinas UVE de primera generación para rebasar la barrera de los 3 nm. Por otro lado SMIC, el mayor fabricante chino de semiconductores, ha recurrido al multiple patterning para fabricar el SoC Kirin 9000S de 7 nm utilizado por Huawei en su smartphone Mate 60 Pro. Y planea ir más allá.
SMIC se está preparando para fabricar chips de 5 nm antes de que expire 2024
Cuando los técnicos del medio canadiense TechInsights desvelaron que los ingenieros de SMIC y Huawei habían conseguido utilizar las máquinas de litografía UVP Twinscan NXT:2000i que fabrica ASML para producir circuitos integrados de 7 nm, también vaticinaron que probablemente pronto tendrían la capacidad de fabricar chips de 5 nm. Recurriendo de nuevo, eso sí, al multiple patterning, con las presumibles desventajas en las que hemos reparado unas líneas más arriba.
El 'multiple patterning' consiste en transferir el patrón a la oblea en varias pasadas para incrementar la resolución del proceso litográfico
Financial Times asegura haber tenido acceso a las declaraciones de dos expertos que defienden que SMIC está ultimando el refinamiento de sus procesos de fabricación de semiconductores en sus máquinas UVP. Su propósito, según esta fuente, es disponer de la tecnología necesaria para fabricar circuitos integrados de 5 nm de forma masiva antes de que concluya este año. Es algo creíble que encaja a la perfección con el vaticino que hicieron los técnicos de TechInsights hace ya casi seis meses.
Al parecer SMIC quiere utilizar esta tecnología litográfica para fabricar un nuevo SoC que será integrado por Huawei en su próximo smartphone insignia, y también para producir chips para inteligencia artificial. De hecho, esta compañía está poniendo a punto nuevas líneas de producción de 5 nm en Shanghái (China). Es evidente que para EEUU esta es una mala noticia. SMIC continúa estando claramente por detrás de TSMC o Samsung, pero disponer de estos nodos litográficos le permite ganar tiempo mientras continúa el desarrollo de sus propios equipos de litografía UVE en el que sin duda lleva ya mucho tiempo enfrascada.
Imagen de portada | SMIC
Más información | Financial Times
Ver 32 comentarios