Pat Gelsinger, el director general de Intel, tiene un plan. Uno muy ambicioso. Durante la entrevista que concedió a The Wall Street Journal a finales de octubre este ejecutivo aseguró que su estrategia a medio plazo en el ámbito de la industria de los chips pasa por tener los mejores transistores y la tecnología de integración más avanzada del mundo en 2025. Esta declaración de intenciones pretende recordarnos que a pesar de los tropezones que ha dado durante los últimos años, Intel sigue aquí. Y tenemos razones bien fundadas para tomarnos esta promesa muy en serio.
Intel prevé tener preparado el nodo Intel 3 para iniciar la fabricación durante el segundo semestre de este año, así como empezar la producción de chips en el nodo Intel 20A (2 nm) durante la primera mitad de 2024. Y, lo que si cabe es más sorprendente, también ha confirmado que durante la segunda mitad del próximo año planea tener listo el nodo litográfico 18A (1,8 nm). No cabe duda de que maneja unos plazos muy ambiciosos, pero acaba de dar a conocer uno de los ingredientes que van a jugar un rol fundamental en sus próximas tecnologías de integración. Ahí va un pequeño espóiler: es una innovación muy relevante.
Qué es PowerVia y por qué es importante
Un aperitivo para ir abriendo boca: esta innovación estará presente en el nodo litográfico Intel 20A, que, como acabamos de ver, según esta compañía estará listo durante el primer semestre de 2024. No obstante, Intel nos da otro dato importante: PowerVia será un ingrediente fundamental en todos sus procesos litográficos que llegarán en el futuro. De hecho, sin esta innovación difícilmente podría llevar a buen puerto uno de sus objetivos más ambiciosos: tener el primer circuito integrado de un billón de transistores en 2030.
Al introducir transistores más pequeños y más juntos las líneas de alimentación y de señal compiten por los mismos recursos
Ya estamos preparados para meternos en harina e indagar en esta innovación. Los transistores se han ido miniaturizando cada vez más a medida que los fabricantes de semiconductores han refinado sus tecnologías de integración. Suena bien, pero esta estrategia plantea un problema: al introducir transistores más pequeños y colocarlos más juntos dentro de un chip las líneas de alimentación y de señal compiten por los mismos recursos, lo que provoca la aparición de cuellos de botella que limitan perceptiblemente el rendimiento y la eficiencia energética de una CPU.
El propósito de la tecnología PowerVia es, precisamente, resolver este problema. Y para lograrlo lo que propone es separar físicamente las líneas de alimentación y señal de los transistores. En la imagen que publicamos encima de este párrafo podemos ver que hasta ahora ambas convivían en un mismo espacio físico, pero a partir de la litografía Intel 20A la distribución de los transistores y las líneas de alimentación y señal adquirirá la forma de un sándwich. De este modo los transistores quedarán alojados en el centro, mientras que las líneas de alimentación residirán en una capa inferior y las de señal en una capa superior.
Otros diseñadores de chips han propuesto con anterioridad estrategias similares, pero Intel es el primero que la ha llevado a la práctica al implementarla en silicio. Y probablemente también será el primero que colocará en el mercado procesadores fabricados con este enfoque. En la práctica la tecnología PowerVia es importante por dos razones. La primera consiste en que, en teoría, contribuirá a incrementar el rendimiento y la eficiencia energética de las próximas CPU de Intel. Y la segunda razón es si cabe más importante: sin esta estrategia con toda probabilidad las litografías de 2 y 1,8 nm no serían competitivas. Incluso puede que ni siquiera fuesen posibles.
Imagen de portada: Intel
Ver 8 comentarios